克服汽车芯片设计面临的三重挑战，快速平稳地驶向未来！
【导语】汽车芯片作为汽车智能化、电动化的核心，面临高可靠性、复杂验证及严苛功能安全标准等多重挑战。西门子EDA凭借Tessent™测试方案、Veloce™验证系统及Austemper功能安全平台，提供从缺陷筛查、超大规模电路验证到功能安全分析的全流程支持，助力汽车芯片实现零缺陷、高效能及ASIL-D级安全目标，加速产品(pǐn)上(shàng)市(shì)并(bìng)推(tuī)动(dòng)行(xíng)业技术升级。
汽车芯片作为现代汽车电子系统的核心，涵盖微控制器、功率半导体、传感器、座舱芯片以及智能驾驶芯片等丰富品类。这些芯片相互协作，共同支撑着汽车的电动化、智能化发展，同时也随着这种发展被赋予更强大的处理能力。然而，要设计出这类大型、复杂且采用先进工艺的汽车芯片并非易事，尤其面临着高可靠性要求、超大规模电路验证，以及日益严苛的功能安全标准等多重挑战。
汽车芯片的质量、安全性、可靠性挑战
质量、安全性和可靠性一直是汽车芯片在设计时(shí)需(xū)要(yào)重(zhòng)点考虑的因素。汽车芯片需要满足高质量测试(shì)和(hé)零(líng)缺(quē)陷(xiàn)（即(jí)0 DPPM）要(yào)求(qiú)，筛(shāi)除(chú)生(shēng)产(chǎn)制(zhì)造(zào)过(guò)程(chéng)中(zhōng)引(yǐn)入(rù)的(de)各(gè)种(zhǒng)缺(quē)陷(xiàn)。同(tóng)时(shí)，芯(xīn)片(piàn)在(zài)生(shēng)命(mìng)周(zhōu)期(qī)内(nèi)必(bì)须(xū)可(kě)靠(kào)运(yùn)行(xíng)，避(bì)免(miǎn)器(qì)件(jiàn)本(běn)身(shēn)和(hé)外(wài)部(bù)攻(gōng)击(jī)带(dài)来(lái)的(de)任(rèn)何(hé)危(wēi)害(hài)。 相比于消费级芯片，车规级芯片验证周期较长，进入Tier1或车厂需要通过诸如AEC-Q100这样的严苛测试认证。而认证过程通常需要耗费大量的时间和资源，这对芯片的设计周期和成本提出了挑战。 与此同时，随着车用大规模集成电路的发展，在测试过程中碰到的故障类型越来越复杂，测试规模也不断地加大，这些都导致了汽车芯片测试难度、测试时间、以及测试成本的增加。 西门子EDA的Tessent™解决方案可以帮助汽车芯片设计者确保SoC达到高质量，增强安全性、提高可靠性，从而更快地将产品推向市场。 Tessent DFT技术可以为汽车芯片提供高质量测试以保证零缺陷。在传统的故障模型之外，Tessent可以基于工艺和设计特征生成面向缺陷的故障模型，包括标准单元内、标准单元间、互连开路、互连短路、时序感知和DFM感知等。用这些故障模型生成的AT pattern可以对制造缺陷达到更完整的测试覆盖。
Tessent™ LogicBIST是业界知名的逻辑内建自测试解决方案，可以复用扫描测试压缩逻辑，在有限面积开销条件下实现片内扫描自(zì)测(cè)试(shì)能(néng)力(lì)，其(qí)专(zhuān)有(yǒu)的(de)OST技(jì)术(shù)大(dà)大(dà)缩(suō)短(duǎn)测(cè)试(shì)时(shí)间(jiān)、提(tí)高(gāo)测(cè)试(shì)覆(fù)盖(gài)率(lǜ)；Tessent™ MemoryBIST作(zuò)为(wèi)业(yè)界(jiè)广(guǎng)泛(fàn)使(shǐ)用的存储器测试生成工具，可以支持上下电和系统运行中的测试和修复，通过小范围递进式方法在系统运行过程中对内存进行非破坏性测试。此外，通过Tessent提供的参考流程和任务模式控制器，汽车(chē)芯(xīn)片(piàn)设(shè)计(jì)者(zhě)能(néng)够(gòu)很(hěn)容(róng)易(yì)地(de)实(shí)现(xiàn)完(wán)整(zhěng)的(de)功(gōng)能(néng)安(ān)全岛(dǎo)架(jià)构(gòu)。
超大规模电路的验证难题
在芯片流片前，确保其功能验证的准确性至关重要。例如，必须验证DDR控制器能否正常执行读写操作，以及PCIe是否能够顺利建立链路(Link up)并成功完成枚举(Enumeration)。这(zhè)些(xiē)功(gōng)能验证是芯片可靠性的基础保障。 随着芯片制程技术的不断演进，以座舱、智驾芯片为代表的汽车芯片的集成度和复杂度日益提升，功能验证的难度和重要性也愈发凸显。与此同时，晶体管密度的大幅提高却使芯片单位面积功耗不降反升，功耗控制面临巨大挑战，如何将芯片功耗精准控制在预算范围，以及高效调度软件任务实现功耗削峰填谷，也是一项棘手的任务。 西门子EDA在2024年发布了全新一代的Veloce™ CS硬件辅助验证和确认系统，该系统融合了用于硬件加速仿真的Veloce™ Strato CS、用于企业原型验证的Veloce™ Primo CS和用于软件原型验证Veloce™ proFA CS平台。
与(yǔ)上(shàng)一(yī)代(dài)Veloce Strato相比，Veloce Strato CS的硬件加速仿真性能显著提高，同时还可保持完全的可观测性，支持能力从4000万门电路扩展到超过400亿门电路，有效满足汽车芯片日益增长的容量和运行速度需求。同时，已有客户通过Veloce Strato CS 上的Veloce Power APP，能够在78分钟内完成整个500μs运行时间的功耗变化包络图，大幅提升了系统功耗预估和优化的效率, 相比传统基于波形计算的方式提升了100倍。 Veloce Primo CS基于AMD先进的Versal Premium VP1902 FA，提供企业原型验证系统的高度一致性，同样可从4000万门电路扩展到超过400亿门电路。而且，Veloce Strato CS和Veloce Primo CS可在相同的操作系统上运行，并能在不同平台之间无缝移动，显著加快启动、设置、调试和工作负载执行的速度。 此外，随着“软件定义汽车”(Software-Defined Vehicle)概念的兴起，软件的差异化已成为品牌价值的关键体现。所以需要尽可能左移软件开发工作，运行真实的负载，包括操作系统和应用程序等，对系统的综合性能进行评估。 Veloce proFA CS能(néng)够用于快速执行集成电路和软件的硅前验证，可从一个FA扩展到数百个。这种性能加上高度灵活的模块化设计，可以帮助客户显著加快固件、操作系统和应用程序的开发以及系统集成任务的执行，为客户提供驱动开发和系统测试的高效平台。
功能安全需求日益提升
从简单的动力控制到复杂的自动驾驶决策，芯片的性能与安全性直接影响行车安全。涉及汽车安全功能的芯片必须严格遵守汽车行业的功能安全标准，诸如ISO 26262等，以确保汽车电子电气系统在运行过程中不会因故障导致不合理的安全风险。 汽车芯片功能安全性要求正快速提升。过去，行业内设计符合ASIL-B级别的IVI(车载信息娱乐系统）、座舱等所用的车规芯片较为普遍。然而，自动驾驶技术快速发展，对芯片功能安全性的要求越来越高。近年来，针对更高要求的ASIL-D级别设计的芯片逐渐增多，尤其是在和ADAS相关的芯片领域。 车规芯片设计流程中的安全分析与安全验证在各项安全相关的工作中占据了项目团队的主要精力，项目团队普遍希望能有更高效的方法论及工具，加速这两项关键工作的进程。 西门子EDA的Austemper功能安全平台，可以显著提升用户在芯片设计的安全分析与安全验证方面的效率，为完成项目赢得宝贵的时间。其卓越的安全分析工具SafetyScope，具有快速的安全机制探索功能。先进的故障仿真工具KaleidoScope，具有分布式和并行处理机制，以及Stimulus Grading等功能，有效提升了故障仿真的效率。2025年5月，西门子EDA正式发布新一代Questa™ One Sim FX故障仿真平台，该产品由原KaleidoScope全面升级而来，在性能、效率和功能完整性方面实现显著提升。
同时，西门子EDA还拥有一支实力雄厚的功能安全FuSa Service服务团队，汇聚众多拥有十多年功能安全实践经验的资深专家，包含ISO 26262标准委员会的成员。FuSa Service服务从(cóng)深(shēn)入(rù)分析并分解车规芯片的安全需求，到提出针对性的安全机制建议，再到通过FMEA/FMEDA的迭代实施，以及执行故障注入仿真以准确获取SPFM、LFM等关键指标，团队能够全方位支持客户，确保车规芯片满足ASIL-B或D的严格要求。 目前，Austemper平台和FuSa Service团队已赢得了客户的广泛赞誉，成功助力多家国内顶尖汽车芯片企业达成ASIL-B和ASIL-D车规芯片的安全目标，业务范围广泛覆盖智能座舱、激光雷达、ADAS、高性能MCU等车规芯片的核心领域。
汽车芯片在现代汽车的智能化、电动化进程中扮演着不可或缺的角色。面对高可靠性要求、超大规模电路验证以及功能安全等多方面的挑战，西门子EDA凭借优越的技术实力和创新能力为汽车芯片设计者带来全面且精准适配的先进解决方案，助力企业确保汽车芯片的高质量与高可靠性，加速产品上市，推动行业快速平稳地驶向发展快车道。